Questão
ID 842533Disciplina: Engenharia Mecatrônica
Assunto: Instruções e Ciclo de Execução
Ano: 2012 Banca: COPESE UFT - Comissão Permanente de Seleção da Universidade Federal do Tocantins Órgão: Ministério Público do Estado do Tocantins
Os barramentos de controle do microprocessador 8051 conhecidos por ALE, PSEN’, RD’ e WR’ são enviados pela CPU a outros elementos para informar o tipo de operação que está sendo executada. O sinal ____ (habilitador do latch de endereço) está em nível ____, enquanto a CPU está colocando a parte baixa do endereço em AD0 a AD7. Este sinal habilita o latch de endereço a armazenar a parte baixa do endereço durante esse intervalo. O sinal ____ (habilitador da memória de programa) está em nível ____ quando a CPU quer que a memória de programa coloque uma instrução no barramento de dados. O sinal ____ está em nível ____ quando a CPU quer que a memória de dados externa ou uma porta de entrada coloque um byte de dados no barramento de dados. O sinal ____ está em nível ____ quando a CPU está colocando um byte de dados no barramento de dados que ela quer que seja escrito na memória de dados externa ou em uma porta de saída. Assinale a alternativa que completa CORRETAMENTE os sinais e seus respectivos níveis: