Questão 756318

Engenharia Elétrica e Engenharia Eletrônica · 2021

Questão

ID 756318

Disciplina: Engenharia Elétrica e Engenharia Eletrônica

Assunto: Circuitos Sequenciais

Ano: 2021 Banca: EEAR - Escola de Especialistas de Aeronáutica Órgão: Ministério da Defesa - Aeronáutica


Avalie as informações abaixo com relação ao flip-flop RS ilustrado.

I - O clock é ativado na transição do nível lógico 1 para 0 devido à presença da inversora.

II - A saída Q não sofre alteração de estado lógico quando as entradas R e S estão em nível lógico 0, independente das transições do clock.

III - O clock tem a função de habilitar as mudanças de estado de saída Q em função das entradas R e S, e esta habilitação ocorre quando o clock mantém-se no nível lógico 0.

IV - As saídas Q e “Q barrado” podem ter o mesmo nível lógico (0 ou 1). Essa condição é obtida pela presença da inversora na entrada de clock com nível lógico 1 aplicado.

Está correto o que se afirma em

Alternativas da questão 756318
Pular para o conteúdo principal