Questão
ID 3138556Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2023 Banca: COSEAC Órgão: Universidade Federal Fluminense
Considere um Flip-Flop JK, com clock ativado em borda de descida (↓) e com duas entradas \(\overline{PRESET}\) e \(\overline{CLEAR}\) .
Podemos afirmar que quando: J =0 , K =0, clock = ↓, \(\overline{PRESET}\) = 1 e \(\overline{CLEAR}\) = 1, a saída 𝑄 será: