Questão 3134999

Considere o chip de memória da família KM62256C o qual emprega uma arquitetura paralela, ou seja, caracterizado pela presença de barramentos dedicados e múltiplos bits para endereço, dados e controle.

Figura1 – Memória KM62256C

Conforme descrito na Figura 1, este chip de memória emprega uma arquitetura paralela, caracterizada pela presença de barramentos dedicados e múltiplos bits para endereço, dados e controle. Como consequência deste fato, o circuito integrado resultante possui um grande número de pinos para interfaceamento, além de sua capacidade total de memória estar atrelada a esta quantidade de pinos. Com base na representação da memória KM62256C da Figura 1, a capacidade total da memória está corretamente representada em: