Questão
ID 3132534Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2026 Banca: FEPESE - Fundação de Estudos e Pesquisas Socioeconômicos Órgão: Polícia Científica de Santa Catarina
Considere que quatro flip-flops do tipo J-K com clock foram colocados em uma estrutura como mostra a figura abaixo.

Os sinais de entrada e de clock são mostrados na figura abaixo.

Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?