Questão
ID 2074606Disciplina: Engenharia Mecatrônica
Assunto: Circuitos Sequenciais: Flip-flops
Ano: 2008 Banca: CESPE CEBRASPE - Centro de Seleção e de Promoção de Eventos UnB Órgão: Secretaria de Planejamento, Orçamento e Gestão do DF
A figura acima mostra um Flip-Flop do tipo JK mestre-escravo com entrada preset (PR) e clear (CLR). Considerando essas informações, julgue os itens seguintes.
Suponha que o controle de preset (PR) assuma o valor zero. Então, para esta condição, a saída Q do circuito também assumirá o valor zero.