Questão 1985476 de Engenharia de Telecomunicações - FUNRIO 2012

Questão

ID 1985476

Disciplina: Engenharia de Telecomunicações

Assunto: Circuitos Lógicos

Ano: 2012 Banca: FUNRIO - Fundação de Apoio a Pesquisa, Ensino e Assistência Órgão: Centro Nacional de Tecnologia Eletrônica Avançada S.A.

Um dos grandes problemas enfrentados no projeto digital é a falta de especificação dos atrasos nos circuitos fora do chip.
Para minimizar esses problemas, uma solução é a utilização de constraints somente nas interfaces. No caso do sinal de
entrada, o objetivo é garantir que a captura do sinal pelo chip seja feita no menor tempo possível. Para um sistema com um
período de clock de 30ns, quais as constraints que mais se ajustam para que o sinal de entrada seja obrigatoriamente estável
por apenas 7ns (excetuando-se os tempos inerentes ao clock)?

Alternativa A: create_clock –period 30 –waveform {0 15} CLK
set_input_delay -max 23.0 -clock CLK {data_in}
set_input_delay -min 0.0 -clock CLK {data_in}
Alternativa B: create_clock –period 30 –waveform {0 15} CLK
set_input_delay -max 7.0 -clock CLK {data_in}
set_input_delay -min 0.0 -clock CLK {data_in}
Alternativa C: create_clock –period 30 –waveform {0 7} CLK
set_input_delay -max 15.0 -clock CLK {data_in}
set_input_delay -min 7.0 -clock CLK {data_in}
Alternativa D: create_clock –period 30 –waveform {0 15} CLK
set_input_delay -max 7.0 -clock CLK {data_in}
set_input_delay -min 23.0 -clock CLK {data_in}
Alternativa E: create_clock –period 30 –waveform {0 7} CLK
set_input_delay -max 15.0 -clock CLK {data_in}
set_input_delay -min 0.0 -clock CLK {data_in}

Estatísticas Cadernos

Questão 1985476

Continue estudando na plataforma