Questão 1945566

Engenharia Mecatrônica · 2024

Questão

ID 1945566

Disciplina: Engenharia Mecatrônica

Assunto: Registradores e Contadores

Ano: 2024 Banca: CESPE CEBRASPE - Centro de Seleção e de Promoção de Eventos UnB Órgão: Laboratório Nacional de Astrofísica


O circuito digital a seguir é implementado com o uso de três flip-flops JK, gatilhados por borda de descida, na entrada clk. As entradas J e K são mantidas sempre em nível lógico 1, e os sinais de controle set( \(\overline{s}\) ) e clear( \(\overline{c}\) ) são mantidos em 1, de forma que o contador esteja sempre em funcionamento. A saída do circuito é formada pelos . As entradas J e K são mantidas sempre em nível lógico 1, e os sinais de controle set( \(\overline{s}\) ) e clear( \(\overline{c}\) ) são mantidos em 1, de forma que o contador esteja sempre em funcionamento. A saída do circuito é formada pelos bits Q2, Q1 e Q0, nesta ordem, de forma tal que, por exemplo, no estado 001, os bits Q2 e Q1 são iguais a zero, e o bit Q0 é igual a 1, sendo esse um estado que pode ser rotulado com o número binário 001.

A partir dessas informações, e considerando que o circuito digital funcione continuamente, assinale a opção correta.

Alternativas da questão 1945566
Pular para o conteúdo principal