Questão
ID 1935862Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2015 Banca: CESPE CEBRASPE - Centro de Seleção e de Promoção de Eventos UnB Órgão: Telecomunicações Brasileiras S.A.
Considerando a figura apresentada, que ilustra um circuito lógico de um flip-flop RS com entrada CLOCK, julgue os itens que se seguem.
Caso o nível lógico da entrada clock seja 0, o estado de saída do flip-flop permanecerá inalterado, ainda que haja variações das entradas R e S.