Questão
ID 1859671Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2011 Banca: CESPE CEBRASPE - Centro de Seleção e de Promoção de Eventos UnB Órgão: Empresa Brasil de Comunicação
A respeito das saídas X e Y do circuito lógico representado na figura acima, é correto afirmar que, se o estado presente dos flipflops for
X = 0 e Y = 0, após um ciclo completo do sinal de clock, o estado será X = 1 e Y = 0.