Questão
ID 1701169Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2022 Banca: Fundação de Apoio à Educação e Desenvolvimento Tecnológico de Minas Gerais - Fundacao CEFETMINAS Órgão: Instituto Federal de Educação, Ciência e Tecnologia do Amazonas
Para o circuito contador apresentado na figura a seguir as entradas J e K estão ligadas em nível lógico 1.
Para um o sinal clock com frequência de 8 kHz, é correto afirmar que a frequência do sinal em D será, aproximadamente, de quantos Hz?