Questão
ID 1521707Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2016 Banca: IFMG - Instituto Federal de Minas Gerais Órgão: Instituto Federal de Minas Gerais
Ligando-se 3 (três) flip-flops individuais em cascata, pode-se construir um contador binário de 3 bits, conforme a Figura 1. A saída do primeiro flip-flop atua como sinal de relógio para o segundo, o que causa sua alternância. O segundo flip-flop atua no terceiro da mesma forma. Maiores sequencias de contagem podem ser obtidas com a adição de flip-flops em cascata, sendo que estes contadores podem contar de 0 a 2n-1, em que, n é o numero de flip-flops. Pelo contador binário da Figura 1 é possível verificar que as saídas não mudam de estado ao mesmo tempo. Sendo assim, por exemplo, considere que todas as saídas estão em estado 1 (um). O próximo pulso de clock irá levar a contagem a 000, porem, não simultaneamente.

FIGURA 1
Com relação a este exemplo, considere as afirmativas abaixo:
I- Primeiramente, o pulso de clock (clk) muda o estado do primeiro flip-flop (2) que, após o seu tempo interno de propagação, leva a saída A ao nível lógico 0 (zero). Essa saída “A” será o sinal de clock do segundo flip-flop (1), que também irá, após o tempo de propagação, levar sua saída “B” para 0 (zero). E consequentemente, essa saída “B” será o sinal de clock do terceiro flip-flop (0), que também irá, após o tempo de propagação, levar sua saída “C” para 0 (zero).
II- Para as saídas do contador irem de 111 para 000, devem passar antes pelos estados 011 e 001.
III- A transição total deve ocorrer após, no mínimo, a soma dos tempos de propagação dos três flip-flops.
IV- O tempo de propagação limita a máxima frequência de contagem do contador.
Está(ão) correta(s) a(s) afirmação(ões):