Questão
ID 1477830Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: FPGA e VHDL
Ano: 2008 Banca: CESPE CEBRASPE - Centro de Seleção e de Promoção de Eventos UnB Órgão: Centro de Tecnologia da Informação Renato Archer
Acerca de linguagens de descrição de hardware, julgue os itens seguintes.
A principal diferença entre variáveis e sinais em VHDL é que, em uma atribuição, uma variável assume imediatamente o valor atribuído, enquanto que um sinal só assume o valor atribuído depois de um atraso, que pode ser um ciclo delta ou um atraso especificado pelo usuário.