Questão
ID 1460220Disciplina: Engenharia Elétrica e Engenharia Eletrônica
Assunto: Circuitos Sequenciais
Ano: 2004 Banca: CESPE CEBRASPE - Centro de Seleção e de Promoção de Eventos UnB Órgão: Instituto Estadual de Meio Ambiente
Se as entradas J e K forem conectadas ao nível lógico 1 e se a saída Q estiver em nível lógico 1, então, após a ocorrência de uma borda de subida do clock, a saída Q permanecerá no nível lógico 1.