Questão
ID 3478488Disciplina: Tecnologia da Informação
Assunto: Clock
Ano: 2012 Banca: FUNRIO - Fundação de Apoio a Pesquisa, Ensino e Assistência Órgão: Centro Nacional de Tecnologia Eletrônica Avançada S.A.
Ao se definir em um projeto de um Circuito Integrado de Aplicação Específica (ASIC – “Application Specific Integrated
Circuit”) as interconexões dos sinais de relógio (clock), um dos problemas a ser resolvido é o chamado “clock skew”.
Dentro desse contexto, analise as asserções a seguir e assinale a opção correta:
I - O “clock skew” ocorre devido à diferença de tamanho dos percursos que o sinal de clock percorre antes de alimentar
as células lógicas de um circuito.
II - Na realização das interconexões do sinal de clock de um projeto de um ASIC, podem ser inseridos buffers especiais
controlando o atraso inserido em cada linha da árvore de clock.
Circuit”) as interconexões dos sinais de relógio (clock), um dos problemas a ser resolvido é o chamado “clock skew”.
Dentro desse contexto, analise as asserções a seguir e assinale a opção correta:
I - O “clock skew” ocorre devido à diferença de tamanho dos percursos que o sinal de clock percorre antes de alimentar
as células lógicas de um circuito.
II - Na realização das interconexões do sinal de clock de um projeto de um ASIC, podem ser inseridos buffers especiais
controlando o atraso inserido em cada linha da árvore de clock.