Questão 326792

A utilização de memória cache de múltiplos níveis (L1, L2, L3) baseia-se estritamente no princípio da localidade espacial, ignorando a localidade temporal, visto que o processador busca reduzir apenas o tempo de deslocamento físico dos dados no barramento.

O Sistema Operacional atua como uma camada de abstração de hardware (HAL), sendo responsável, dentre outras funções, pelo gerenciamento de interrupções de hardware (IRQ), que permitem que periféricos sinalizem ao processador a necessidade de atenção imediata sem a necessidade de polling constante.

A memória ROM (Read-Only Memory) é classificada como um dispositivo de armazenamento secundário volátil, pois, embora mantenha instruções de boot (BIOS/UEFI), ela depende da constante refrescagem (refresh) de capacitores para não perder a integridade dos dados durante a execução.

Em sistemas com arquitetura de memória compartilhada, a latência de acesso é uniforme para todos os núcleos de processamento (SMP - Symmetric Multiprocessing), independentemente da topologia de interconexão ou da distância física entre o controlador de memória e o socket da CPU.

Dispositivos periféricos de saída, como placas de vídeo dedicadas, operam de forma autônoma e assíncrona ao processador, utilizando memória dedicada (VRAM) apenas para armazenamento de buffers de vídeo, não sendo capazes de realizar tarefas de processamento paralelo ou computação de propósito geral (GPGPU).